AXI协议自定义IP
judy 在 周四, 06/11/2026 - 15:12 提交
在基于 ARM + FPGA 的 SoC 设计中（如 Zynq / Zynq MPSoC / Versal），AXI 总线几乎贯穿了整个系统。无论是 PS 访问 PL 里的控制寄存器，还是软件驱动硬件加速单元，自定义 AXI Peripheral IP 都是一个绕不开的技能
AXI4
AXI4的4K边界理解对了吗？
judy 在 周三, 03/20/2024 - 09:14 提交
今天分享下AXI协议中4K边界的知识点、常见问题以及误区。
Xilinx AXI4 协议
matt z 在 周三, 02/22/2023 - 09:33 提交
AXI4 相对复杂，但 SOC 开发者必须掌握
PCIE项目中AXI4 IP核例化详解
judy 在 周四, 10/27/2022 - 11:33 提交
本工程实现PCIE的8通道速率2.2GBps通信，并验证数据的正确性
关于AXI4-FULL总线 多通道传输相同数据时，合并生成一组数据并对齐的研究讨论
judy 在 周五, 12/31/2021 - 09:31 提交
对于AXI4-FULL总线时，握手信号共有5路，包括写地址，写数据，写应答，读地址，读数据。当主机burst写时，每发起一次猝发交易，需要有一笔应答对应。
AXI 基础第4 讲——使用 AXI VIP 作为 AXI4 主 (Master) 接口的协议检查工具
judy 在 周一, 04/13/2020 - 10:20 提交
在 AXI 基础第 2 讲 一文中，曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本次第4讲中，我们将来了解下如何使用它在 AXI4 (Full) 主接口中执行验证（和查找错误）